在伺服控制卡卡法的過程中，CPLD的使用時一大特色，也是一大難點。CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結構復雜，屬于大規(guī)模集成電路范圍。是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現設計的數字系統(tǒng)。
CPLD是可以根據需要組合成各種電路，但是它并不是隨意組合的，因為CPLD的內部資源也是有限的，組成的電路過多，就會造成內部邏輯單元的耗盡，不能編譯成功。有時，一個從傳統(tǒng)上認為正確的電路，寫入CPLD后，卻不能得到正確的結果，舉個例子，設計一個傳統(tǒng)的計數器74ls193，如果用級連方式可以正常使用，但是在CPLD中，卻發(fā)現記數不穩(wěn)定有很多毛刺，讀數會發(fā)生錯誤。其實，傳統(tǒng)的分立元件74ls193也有毛刺，但是因為傳統(tǒng)74ls193引腳和PCB板間有10pf左右的電容，很多毛刺就被濾掉了，而CPLD的速度非?？欤瑑炔繘]有這種電容，則真是的反映了這種情況，在開發(fā)中嘗嘗會遇到這種情況，計數器工作不穩(wěn)定，有時數字會有突變，這時，應該采用同步計數器電路來消除毛刺，并增加了讀數時的鎖存，終于有效的消除了毛刺，經過大量的試驗，計數電路非常穩(wěn)定可靠。
總之，以VHDL語言作表達設計意圖、CPLD作為硬件載體、計算機作為開發(fā)工具、EDA軟件為開發(fā)環(huán)境的現代電子設計方法日趨成熟。我相信，VHDL語言在EDA領域必將占有更加重要的地位。
